PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-262869

(43) Date of publication of application: 25.10.1990

(51)Int.Cl.

H02M 7/48

H02J 3/38

(21)Application number: 01-039814

(71)Applicant : TOSHIBA CORP

(22)Date of filing:


20.02.1989

(72)Inventor: MIYAZAWA YOSHIAKI

(54) PARALLEL RUNNING CONTROLLER FOR INVERTER

(57)Abstract:

PURPOSE: To prevent a drift current at the time of switching by performing parallel running, synchronized by a PLL circuit, of an inverter selecting its common frequency reference, when it generates abnormality, to a different frequency reference and correcting a deviation of effective power in an output of each inverter. CONSTITUTION: A circuit for inverting DC power sources 1a, 1b, not shown, by inverters 2a, 2b is provided in parallel to a commercial power source 5, and an uninterruptible power source is constituted of selector switches 6, 7. Normally synchronizing with a phase of frequency of the commercial power source 5 by synchronizers 16a, 16b, the inverters 2a, 2b are controlled in their phase and output by PLL circuits 11a. 11b. When the commercial power source 5 is detected for its abnormality by detectors 15a, 15b, the power source is switched to oscillators 14a, 14b controlling the inverters 2a, 2b by the PLL circuits 11a, 11b. A deviation ▵P of effective power, obtained by detector circuits



13a, 13b, and an output of phase correcting circuits 21a, 21b, switching a gain in accordance with a degree of power source abnormality, are fed back to LPF11a, 11b of the PLL circuits 11a, 11b. Thus, stable running is performed by preventing a drift current when the power source is switched.

Supplementary Explanation by the Applicant

This reference concerns withdrawn claims 28 to 34. The Examiner says "The reference discloses that a synchronizer synchronizes outputs of a plurality of power sources." in the Notification of Examiner's Reasons of Rejection,

⑲ 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

平2-262869

@Int. Cl. 5

識別配号

庁内整理番号

❸公開 平成 2年(1990)10月25日

H 02 M 7/48 H 02 J 3/38

D 8730-5H N 8729-5G

審査請求 未請求 請求項の数 1 (全5頁)

❷発明の名称

•

インパータの並列運転制御装置 ②特 願 平1-39814

②出 願 平1(1989)2月20日

@発明者

ア 芳明

②出願人 株式会社東芝

東京都府中市東芝町 1 番地 株式会社東芝府中工場内 神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦

外3名

明 相 書

1. 発明の名称

インバータの並列運転制御装置

2. 特許請求の範囲

並列運転される複数台のインバータの出力位 相を商用電源等の共通の第1の周波数基準信号の 位相、または個別に設けられた発振器より出力さ れる第2の周波数基準信号の位相の一方に同期 するように制御するフェーズロックループ回路 (PLL回路)を備えたインパータの並列運転制 御装置において、前記第1の膺波数基準信号の異 常時に前記PLL回路の位相基準を前記第2の周 被数基準信号に切換える位相基準切換手段と、予 め各位相基準にそれぞれ対応するゲインが得られ るように設定され前記PLL回路に各インパータ の出力相互間の有効電力偏差を補正するための位 相補正信号を与える位相補正回路と、前記位相基 準切換手段の切換状態に応じて前記位相補正回路 のゲインがその時の位相基準に対応するゲインと なるように切換えるゲイン切換手段とを設けたこ

とを特徴とするインパータの並列運転制御装置。 3、発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は複数台のインパータを商用電源等の共通の周波数基準信号、あるいは個別に設けられた発援器の出力信号の一方に同期させて並列運転を行なうインパータの並列運転制御装置に関する。

(従来の技術)

特閒平2-262869(2)

ムにあっては、各インバータの出力位相が互いに一致しているとともに、インバータの出力位相は直送勝用電源の位相にも一致していることが必要である。

一方、制御装置は位相整検出器(PHD)

とき各インバータの出力の有効電力優差をPLL回路に帰還して偏差を補正する構成の詳細動作については特許第1215332号「インバータの並列運転装置」に示されている。すなわち、各インバータの制御回路動作の不揃い、主回路インターダンスの不描い等によって生ずる有効電力の分担の偏差をローバスフィルタ112a、112bに与えてその偏差が零となるように電圧制御発展器113a、113bの出力周波数、つまり位相を自動制御するものである。

ところで、上述した位相補正回路17a. 17bのゲインを k とすると、 P L L 回路11a, 11bに与える位相補正信号は、 k ・ Δ P (Δ P は有効電力偏差検出回路13a,13bの出力) となるが、ゲイン k は P L L 回路11a,11b の位相基準として発振器14a,14bが選択された状態でもインバータ2a.2bの出力位相を 一致させる得る値に選定しなければならない。

すなわち、直送商用電源5が位相基準である場合は、位相補正回路17a, 17bによる補正量

111a, 111b, ローパスフィルタ (LPF) 1 1 2 a, 1 1 2 b、電圧制御発振器 (V C O) 113a, 113bから成るPLL回路11a, 11bと、該PLL回路11a, 11bの出力を 分周して各インバータのゲートパルスを発生する リングカウンタ12a、12bと、各インバータ が供給する有効電力の偏差を補正するための信 号をPLL回路11a、11bのローパスフィ ルタ112a、112bに与える有効電力偏差 (AP) 検出回路13a,13bおよび位相補正 回路17a, 17bと、直送商用電源5の異常を 検出する直送商用強視回路15a、15bと、 直送商用電源の異常の際にPLL回路11a. 116の位相基準として直送商用電源5より発振 器14a.14bに切換える位相基準切換スイッ チ16g, 16bとで構成される。

なお、実際にはインパータを並列運転するための制御としては、無効電力の偏差を補正するための電圧制御も必要であるが、ここでは省略する。 PLL回路は公知の技術であり、また上述のご

としては制御回路の部品特性のばらつき、翻整エラー等のわずかなずれ分を補正すればよいので、 k は比較的小さくてもよいが、発展器14a. 14bが位相基準である場合は、各発振器14a. 14bの出力周波数自体が各々一致せず、時々刻 々と互いの位相差が変化するため、位相補正回路 17a, 17bのゲインkをかなり高くとって位 相補正を充分にする必要がある。

(発明が解決しようとする課題)

しかしながら、位相補正回路17a、17bのゲインなを高くとるとAP被出回路13a。13bおよび位相補正回路17a、17bに含まれるオフセット量e。も増幅されて、k(AP+e。)となるので、直送商用電源5を位相基準とした場合には、増幅されたオフセット量により、直送商用電源5に対し位相ずれが大きくない、う問題があった。したがって、インバータ2a、2bの数列運転そのものには支障をきないが、切換スイッチ6、7によるインバータ2a、2bの出力と直送商用電源5との無暇断切換時におい

て、位相差による横流が発生してしまう。

例えば、位相補正回路17a、17bの出力レベルを、5 V/180° とした場合、増幅されたオフセットk・e。が0、1Vあると、3、6° 位相がずれることになる。

[発明の構成]

(課題を解決するための手段)

本発明は上記の目的を達或するため、並列運転される複数台のインバータの出力位相を簡用電源等の共通の第1の周波数基準信号の位相、または個別に設けられた発振器より出力される第2の周波数基準信号の位相の一方に同期するように制御するフェーズロックループ回路(PLL回路)

されたゲインとなるように位相補正回路のゲイン が切換られるので、各位相基準による制御モード において必要とされる制御特性を満たすことが可 能となり、インバータ間の有効常力倡差あるいは 機流を抑えることができる。

(実施例)

以下本発明の一実施例を第1図を参照して説明する。

第1図において、第3図と同一部品には同一符号を付してその説明を省略し、ここでは異なる点についてのみ述べる。即ち、本実施例においては第1図に示すように各インバータ2a, 2bの出力の有効電力偏差をPLL回路11a, 11bに帰還する帰還回路に、直送商用監視回路15a, 15bから位相基準切換は号に応じてゲインが切換られる位相補正回路21a, 21bを設ける構成としたものである。

この位相補正回路21a, 21bは第2図にその詳細を示すように、演算増幅器210の入力側

(作用)

このような構成のインパータの並列運転制御装置にあっては、PLL回路の位相基準が切換されるとその切換状態に応じて位相補正回路のゲインがその時の位相基準に対応するゲインとなるので、つまり共通の第1の周波数基準信号を位相基準とする場合には第目に設定数基準信号を位相基準とする場合には
数基準信号を位相基準とする場合には
数

に抵抗値 R 1 の入力抵抗 2 1 1 を接続し、また演算 増幅器 2 1 0 の入出力端子間に抵抗値 R 2 の抵抗 2 1 2 と積分用のコンデンサ 2 1 5 とを直列接 様 すると共にこれに並列に抵抗値 R 3 の抵抗 2 1 3、抵抗値 R 4 の抵抗 2 1 4 および直送 簡用電源の出力を位相基準とした場合のみオンするアナログスイッチ 2 1 6 の直列回路をそれぞれ接続する構成としてある。

次に上記のように構成されたインバータの並列 運転制御装置の作用について述べる。

第 2 図において、位相補正回路 2 1 a. 2 1 b の定常ゲイン k として、アナログスイッチ 2 1 6 がオフの状態では k = k 1 = R 3 / R 1 . アナログスイッチ 2 1 6 がオンの状態では k = k 1 = R 3 ・ R 4 / R 1 (R 3 + R 4)と低下するようになっている。

例えば k₁ = 10 k₂ となるように定数を選定すれば、直送商用電源 5 が P L L 回路 1 1 a. 1 1 b の位相 基準である場合の位相補正回路 2 1 a. 2 1 b のゲインは、発展器 1 4 a.

特開平2-262869(4)

1 4 b が位相基準である場合に対して 1 / 1 0 になり、位相 補正回路 2 1 a , 2 1 b の出力に現われるオフセット量も 1 / 1 0 となり、直送 断用電 額 5 に対する位相ずれも大きくなる。

すなわち、ゲインk1 とk2 を最適な値に選定することにより直送商用電源 5 を位相基準とした場合には直送商用電源 5 に対する位相ずれを最小にし、発展器 1 4 a , 1 4 b を位相基準とした場合には並列制御系全体のゲインを上げて各インバータの出力位相が一致するように制御することができる。

このように本実施例では、PLL回路11a,11bの位相基準が直送前用電流5の周波数基準信号であるか、個別に設けられた発展14a,14bの周波数基準信号であるかにたがよって位があるかになってがである。インベータ2a,2bと直送前用電源5との無野断切換時の位相差により横流が生ずるという間

1 a, 1 b … 直流母線、2 a, 2 b … インバータ、3 a, 3 b … 交流フィルタ、4 a, 4 b … しゃ断器、5 … 直送商用電源、6, 7 … 切換スイッチ、8 … 負荷、1 1 a, 1 1 b … P L L 回路、1 2 a, 1 2 b … リングカウンタ、1 3 a, 1 3 b … △ P 検出回路、1 4 a, 1 4 b … 発振器、1 5 a, 1 5 b … 直送商用監視回路、1 6 a, 1 6 b … 位相基準切換スイッチ。

出願人代理人 弁理士 鈴 江 武 彦

を解消することができる。


なお、上記実施例では2台のインバータを並列 運転する場合の制御について述べたが、インバー タの運転台数としては3台以上であっても前述同 様の効果を得ることができることは勿論である。

[発明の効果]

以上述べたように本発明によれば、期用電源の共通の関放整準信号を位相基準とした場合でも位相基準に対する大きな位相ずれを生ずることがはなく、また個別に設けられた発振器出力位相を出ることができることなく安定に動作を置を提供することができる。


4. 図面の簡単な説明


第1図は本発明の一実施例を示すプロック図、第2図は同実維例における位相補正回路の具体例を示す回路構成図、第3図は従来のインバータの並列運転制御装置の構成例を示すプロック図である。



第 1 図

特開平2-262869(5)





第 2 図

第 3 図